본문
바이폴러 IC 와 MOS IC, CMOS
1. 바이폴러 IC
바이폴러(Bipolar) IC란 반도체의 분류 중의 하나로, 트랜지스터 기술을 사용하여 만든 것이다. 즉, -전하를 가진 전자와 +전하를 가진 홀(hole) 두 종류의 전하를 이용하여 트랜지스터 안에 전류를 흐르게 한 것으로, 반도체를 기판으로 하여 그 위에 트랜지스터, 다이오드, 저항, 콘덴서 등의 회로 소자를 집적해 형성한 것이다. 극이 둘이기 때문에 바이폴러 (양극성) 트랜지스터라고 부른다.
바이폴러 IC는 전자를 많이 가진 N형 반도체와 홀을 많이 가진 P형 반도체가 PNP 또는 NPN이라는 형태로 접합되어 있다.
PNP접합을 예로 들면, 중앙의 N형 부분을 베이스(Base), 양쪽의 부분을 각각 이미터(Emitter), 콜렉터(Collector)라 한다. 베이스는 수 미크론에서 수십 미크론(μ)의 두께이다. 이미터와 베이스 간에 순방향(PN접합의 P측에 +, N측에 -전압을 가하는 방향)으로 바이어스(bias; 트랜지스터에 곧바로 교류를 가하면 증폭작용을 하지 못하므로 미리 직류를 흘릴 필요가 있다. 이것을 바이어스라 한다)를 가하며, 베이스와 콜렉터 간에는 역방향(PN접합의 P측에 -, N측에 +전압을 가하는 방향)의 바이어스를 가한다. 이렇게 하면 이미터에 있는 +전하의 홀은 -전극의 베이스로 끌려서 주입된다.
여기서 전자와 결합하여 소멸하는 것도 있으나 베이스 영역의 얇으므로 대개는 이곳을 통과하여 콜렉터에 도달, 콜렉터 전류가 된다.
2. MOS IC
MOS(Metal Oxide Semiconductor)란 금속산화물 반도체를 말하며 그림에서 보는 바와 같이 금속(Metal), 산화물(Oxide), 반도체(Semiconductor)의 머릿 글자를 따서 이렇게 부른다.
<그림 1> MOS 집적회로의 구조
바이폴러 트랜지스터가 -전하를 가진 전자와 +전자를 가진 홀(hole)의 양쪽을 사용하는데 반해, MOS트랜지스터는 어느 한쪽만 쓰기 때문에 유니폴러(Unipolar)라 부르기도 한다.
또한 바이폴러형이 전류에 의해 동작이 제어되는데 반해, MOS형은 전압에 의해 제어되기 때문에 전계효과형 트랜지스터(FET; Field Effect Transistor)라고도 한다.
MOS의 종류로는 -전압이 필요한 PMOS와 +전압이 필요한 NMOS, 그리고 PMOS와 NMOS를 상보적으로 연결한 CMOS가 있다. 초기에는 PMOS와 NMOS를 많이 사용하였으나 현재는 성능이 좋은 CMOS를 주로 많이 사용하고 있다.
MOS는 구조가 간단하기 때문에 집적도를 올릴 수 있어 VLSI 메모리에 가장 적합하다. 반면에 동작 속도는 바이폴러보다 떨어지나 최근 고속 MOS도 개발되고 있다. 또한 CMOS 집적회로는 바이폴러 집적회로에 비해 소비전력이 극히 적은 것이 특징이고, 디지털 회로를 CMOS로 구성하는 경우 기본적으로 회로가 간단하기 때문에 고밀도 집적회로를 만들 수 있다. 컴퓨터 등에 쓰여지고 있는 반도체 메모리는 고밀도화가 급속하게 진전되어 수mm 각의 반도체 칩 위에 수백만 개 이상의 소자가 집적되어 있다.
3. CMOS
CMOS(Complementary MOS)란 NMOS와 PMOS를 기판상에 상보적으로 연결하여 서로 그 동작을 보완하도록 한 것이다. Complementary라는 이름은 그래서 붙여진 것이다. CMOS는 입력신호가 변화하였을 때만 전류가 흐르므로 소비전력이 적고, 저 전압으로 동작하는데도 동작 속도가 빠르고 열을 적게 내는 장점 때문에 많은 소자를 채워넣는 VLSI와 대용량 메모리 침, 건전지를 장시간 사용해야 하는 시계, 자동카메라, 전자계산기, 전자수첩 등 마이크로 프로세서의 주역으로 쓰이고 있다.
소비전력이 적다는 것은 단지 전기를 절약할 수 있을 뿐만 아니라 회로에서 발생하는 열이 적다는 의미도 있다. 그 때문에 CMOS 회로는 고밀도로 회로를 집적 시켜도 열에 의한 오 동작이나 고장이 일어나지 않는 장점이 있다.
IC 제조 과정
반도체 집적회로 IC(Integrated Circuit)와 대규모 집적회로 LSI(Large Scale Integrated Circuit)를 만들기 위해서는 원료의 가공부터 최후의 패키지까지 여러 가지 공정이 있다.
<그림 2> 실리콘 덩어리에서 IC가 되기까지
(1) 실리콘 단결정 제작
IC 및 LSI의 기초가 되는 실리콘(Si) 웨이퍼(박판)를 만들기 위해서는 실리콘 단결정(인코드) 덩어리를 준비해야 한다.
(2) Si 웨이퍼 제작과 처리
실리콘 단결정을 햄을 얇게 썰 듯하여 웨이퍼 혹은 실리콘웨이퍼를 만든다.
웨이퍼 1매의 두께는 대개 0.2mm~0.3mm이며, 웨이퍼의 직경은 6인치가 주류를 이루고 있다.
(3) 산화막의 형성과 에칭
웨이퍼로부터 반도체를 만들기 위해서는 사진의 인화, 현상과 같은 과정을 밟는다. 웨이퍼는 사진으로 말하면 인화지이다. 인화지가 되기 위해서는 웨이퍼 위에 감광제를 발라야 하는데, 감광제를 일반적으로 포토레지스트라 한다. 감광수지를 바르고 네거필림에서 웨이퍼 위에 패턴을 전사해야 하는데, 단지 사진에서는 인화 현상을 한 번으로 그치는 데 반해서, 반도체에서는 인화 현상을 같은 웨이퍼 위에 몇 번이고 반복한다는 점이다. 이어서 에칭이란 작업을 한다.
<그림 2>에서 보는 바와 같이 감광제 밑에 산화실리콘으로 된 '산화막'이 있다. 산화막은 전기를 통항지 않는다. 이와 같은 절연체로 구분해서 전기가 통하는 부분과 통하지 않는 부분을 만듦으로써 회로가 만들어진다.
또한 회로 속에 소자를 넣기 위해서는 산화막의 일부를 벗겨내 이곳에 트랜지스터를 만드는 작업을 하여야 한다.
산화막을 걷어내는 작업, 즉 에칭 작업을 한 다음 창과 같이 열린 산화막 구멍에 인 등 원소를 박아 넣어 트랜지스터를 만든다. 이런 공정은 몇 번씩 반복되고, 동시에 이들을 연결하는 배선 작업도 동시에 이루어진다.
(4) 칩을 절단하는 다이싱
1매의 웨이퍼 위에는 몇 백 개의 LSI가 동시에 만들어지는데, 이 LSI를 하나씩 하나씩 '칩'으로 절단해야 한다.
(5) 본딩(Bonding)으로 금선처리
칩이 만들어지면 이번에는 '리드프레임'에 고정시켜야 하는데, 5mm각 정도의 칩으로는 너무 작아 칩과 외부와 신호를 주고 받는 배선을 만들 수 없다. 따라서 리드프레임은 칩을 올려놓고 배선을 쉽게 하기 위한 작업대라고 보면 된다.
리드프레임 위에 칩을 고정시키는 데는 일종의 합금을 사용한다. 칩 위의 전극과 리드프레임 위의 전극 사이를 매우 가는 금선으로 연결하는 것이다.
(6) 최후의 공정 패키징
패키징이란 리드프레임 위에 만들어진 LSI칩을 둘러싸는 작업으로, 이 작업을 함으로써 제품이 완성된다. 패키징 재료는 금속, 세라믹, 플라스틱 등이 사용된다.
※ 출처 - http://www.bazi.pe.kr
